IBM深次微米工艺利用高分子自组装特性-北极星电力新闻网

投稿

我要投稿

IBM日前利用高分子自组装特性，成功地开发出了用于半导体制造的深次微米加工技术。该技术利用某种高分子具有的自组装特性，形成了采用现有光刻技术的微加工技术无法形成的纳米级电路图案。与光刻法相比，“可形成更小、密度更高、精度更高的均匀的电路图案”（IBM）。

　　该公司此次采用这种技术，试制出了闪存EEPROM。制造工艺如下：

（1）利用高分子自组装特性，形成六方密积结构（Hexagonal Closed Packed Structure）图案（见图1-a）图案尺寸方面，图1-a的黑色部分直径为20nm，排列间隔为40nm。排列尺寸取决于高分子尺寸。

（2）将（1）中生成的高分子图案用于形成二氧化硅图案的掩膜图案（见图1-b）。所形成的二氧化硅图案尺寸精度低于高分子图案精度（见图1-d。图中（a）为高分子图案尺寸分布图，（b）为中间工艺的尺寸分布图，（c）为硅微结晶的尺寸分布图）。高分子图案在二氧化硅图案形成后将被删除。

（3）通过对硅材料进行成膜和蚀刻处理，形成硅微结晶图案（见图1-c）。

　　IBM预测，今后3～5年内将可以在试制水平上使用该技术。此项开发成果将在12月8月于美国华盛顿特区召开的“IEDM 2003”国际半导体制造技术会议上发表。